トラブルシューティング

切り分けの順序

問題が起きたら、同じ操作を繰り返す前に次を記録します。

1. アプリとガイドのversion。
2. 保存済みProject名と、未保存変更の有無。
3. 実行した解析／Build／Feedbackの条件。
4. 最初のdiagnostic codeとmessage。
5. 期待値と実際値。

最初のerrorを直した後にだけ次のerrorを確認します。Project、生成物、過去結果を混ぜず、どのsnapshotから生じた結果かを固定します。

拡大

図10-1　解析を止めるblocking warning

閉じる×

1. 対象回路: 警告が指すcellと未接続端子を盤面で確認します。
2. 最初の重大警告: GNDが見つかりませんのような解析不能条件を先に直します。
3. 回復案内: 実行buttonが無効な理由と、次に行う修正を読みます。

拡大

図10-2　警告の原因と修正対象

閉じる×

画面例ではGND不足が重大、R002とV001の未接続が注意として分かれています。重大項目を解消してから残る注意を確認し、実行buttonが有効になったことを確かめます。

代表的な失敗と回復

状況	最初に確認	回復方法
部品を配置できない	占有範囲の重なり、盤面外、回転	プレビューが有効な空きセルを選ぶ
見た目は接しているのに未接続	端子の向き、配線cell、bridge	net強調を使い、端子へ接する配線を置く
SPICE入力を生成できない	未接続、値error、RefID重複、GND	警告一覧の対象cellを修正する
ngspiceを検出できない	ngspice 46、設定した実行file	設定でexact executableを選ぶ
ngspiceが失敗する	最初の診断、model、収束、解析条件	SPICE previewと回路を直し、条件変更は根拠を記録する
波形が表示されない	probe、解析種別、実行error	測定点と保存対象、現在datasetを確認する
A／Bを配置できない	測定点button、X範囲、drag	配置する点を選び、X範囲内の値を入力する
FFTの測定点A–Bを使えない	A／B不足、同じXへのsnap、点数	異なるXへ置き、十分な定常区間を選ぶ
演算波形を追加できない	系列、単位、式、計算点数	previewの最初のerrorを修正する
制御blockを接続できない	port方向、signal type、cycle	接続候補の診断を読み、正しいportへ接続する
Buildできない	未確定draft、model diagnostics、C++ source	fieldを確定し、active方式の最初のerrorを直す
Feedbackを開始できない	probe／actuator、timing、ngspice、toolchain	feedback diagnosticsを上から解消する
結果が古い	Project／I/O／timing変更後か	現在snapshotで再実行する
保存操作が止まる	未確定または無効な入力	入力を修正するか、破棄を明示して再開する
アップデートを確認できない	更新server、通信、正式配布版か	Projectを保存し、配布サイトの注意とDMGを確認する
利用ガイドが開かない	通信、サイト、アプリversion	接続を確認し、配布サイトから/guideを開く

電圧分割が5 Vにならない

1. V001が10 Vか確認します。
2. R001とR002がどちらも10 kΩか確認します。
3. 電源-とR002下端が同じGND netか確認します。
4. VP001が2つの抵抗の中点へ接続されているか確認します。
5. 解析がOPか確認します。

probeが負荷として分圧を変えるmodelではないこと、別の抵抗や短絡が中点へ接続されていないことも確認します。

RCの遮断周波数が1.59 kHzにならない

1. R=1k、C=100nであることを確認します。
2. 100nを100 nFとして解釈した表示になっているか確認します。
3. AC電源の小信号振幅を1、phaseを0°にします。
4. VP_OUTが抵抗とコンデンサの中点か確認します。
5. dBの対象が出力単独か、VP_OUT / VP_INの比か確認します。
6. sweepが10 Hz〜100 kHzを含むか確認します。

TRANではdelayを含む絶対時刻とstep後の経過時間を混同しないでください。delay 100 µsの例では1τの点は200 µs付近です。

Buckが目標へ収束しない

1. MOSFET、freewheel diode、L、C、loadの向きとnetを確認します。
2. VP001とVCTRL001のbinding RefIDを確認します。
3. open-loopのConstant 0.5でPWM経路を先に確認します。
4. setpointとmeasurementがPIDの正しいportへ入っているか確認します。
5. frequency × sampleTime <= 0.1、durationがsample timeの整数倍か確認します。
6. PIDの出力min／max、初期積分、極性、飽和診断を確認します。
7. 出力電圧だけでなく、インダクタ電流とDutyも確認します。

異常な電流、非finite、range error、上下Gate overlapがある結果は採用しません。gainを大きくするだけの調整をせず、回路とmeasurementから戻って確認します。

Firmware Bundleを実機へ組み込めない

症状	確認
compile error	C++17、numeric profile、変更したcore、Platform実装
ADC値が合わない	channel、offset／gain、単位、codeName
PWMが逆極性	activeHigh、driver、timer polarity、safe Duty
Duty更新が不安定	shadow／preload、sample順序、period boundary
manifest hash不一致	書き出し後の変更、別Projectのfile混在
停止時に出力が残る	watchdog、fault handler、safe state、driver enable

生成されたintegration_example.cppは接続例であり、対象MCUの完成driverではありません。vendor HALと安全処理を別途実装し、reviewと実機試験を行います。

安全に使うための注意

• experimentalのAI提案は、previewと検証結果を確認してから適用してください。
• 独自block、Firmware authoring、Feedbackは、重要な設計へ使う前に利用者側で検証してください。
• API keyなどのcredentialをProject、guide、screenshot、logへ含めないでください。
• 生成C++は実機固有の保護を自動保証しません。safeValue、極性、PWM、timer、pin割当を実機側でも検証してください。
• capacitorを含む回路は電源off後も電荷を保持する可能性があります。
• scopeのGND clipやUSB接続で意図しない短絡を作らないよう、絶縁と基準電位を確認してください。
• Netlist Studioの警告とシミュレーション結果だけで、回路定格、絶縁、安全規格への適合を判断しないでください。

問い合わせ用の最小情報

credentialやprivate pathを除き、次を揃えると再現しやすくなります。

• Netlist Studio／macOS／ngspiceのversion。
• 最小化した.netgrid.jsonまたは再現手順。
• 解析条件、I/O設定、active controller方式。
• 最初のdiagnostic codeとmessage。
• 期待値、実際値、A／B位置または該当時刻。
• Project変更後に再実行したかどうか。